先说结论：EMIB 就是在两颗芯片交界的地方，往封装基板里埋一小块硅，让它当“桥”，而不是在所有芯片底下垫一整块硅。
AI 芯片越做越大，一个封装里要并排放一颗计算芯片和十几颗内存。芯片之间要连几千上万根线，普通的封装基板线太粗、连不了这么多。行业里有两条路：台积电(TSM)的 CoWoS 是垫一整块硅，英特尔(INTC)的 EMIB（Embedded Multi-die Interconnect Bridge，嵌入式多芯片互连桥）是只在需要的地方架桥。
这篇前八章讲技术：EMIB 的结构、做法、几个版本的区别，以及它和 CoWoS 各自的长短。第九章是投资视角，讲它对英特尔、安靠(AMKR)、台积电三家公司的影响。先进封装的整体框架，可以先看站内的《AI 芯片为什么离不开先进封装》。
先把几个词讲清楚
英文缩写
| 缩写 | 英文全称 | 中文意思 | 通俗解释 |
|---|---|---|---|
| EMIB | Embedded Multi-die Interconnect Bridge | 嵌入式多芯片互连桥 | 英特尔的封装技术：把小块硅桥埋进封装基板，连接相邻的两颗芯片 |
| CoWoS | Chip on Wafer on Substrate | 晶圆上芯片再上基板 | 台积电的封装技术：芯片先放在一层中介层上，再一起放到基板上 |
| HBM | High Bandwidth Memory | 高带宽内存 | 把多层内存芯片竖着叠起来的高速内存，AI 芯片的标配 |
| TSV | Through-Silicon Via | 硅通孔 | 在硅片上打穿的竖直小孔，里面填铜，让电能上下穿过硅片 |
| MIM | Metal-Insulator-Metal | 金属-绝缘层-金属 | 一种做在芯片里的电容结构，用来稳定电压 |
| C4 | Controlled Collapse Chip Connection | 可控塌陷芯片连接 | 芯片翻转后焊到基板上用的普通焊球，间距比较粗 |
| FPGA | Field-Programmable Gate Array | 现场可编程门阵列 | 出厂后还能重新配置电路功能的芯片 |
| GPU | Graphics Processing Unit | 图形处理器 | 现在主要用来做 AI 计算的芯片 |
| CPU | Central Processing Unit | 中央处理器 | 电脑和服务器的主处理器 |
| TPU | Tensor Processing Unit | 张量处理器 | 谷歌自己设计的 AI 芯片 |
| OSAT | Outsourced Semiconductor Assembly and Test | 外包封装测试厂 | 专门替别人做芯片封装和测试的公司，安靠是全球第二大 |
| CoPoS | Chip on Panel on Substrate | 面板上芯片再上基板 | 台积电在研的方案：用方形面板代替圆形晶圆来做封装 |
中文术语
| 术语 | 意思 |
|---|---|
| 封装基板 | 芯片下面那块像小电路板的东西，用有机材料（树脂加铜）做成，负责把芯片的信号和供电引到主板上 |
| 中介层 | 夹在芯片和基板之间的一层，上面能做很细的线。用硅做的叫硅中介层 |
| 硅桥 | 一小块只有连线、没有晶体管的硅片，专门用来连接相邻的两颗芯片 |
| 凸点 | 芯片底面的小焊球，芯片靠它焊到下面一层上。凸点间距越小，同样面积能连的线越多 |
| 凸点间距 | 相邻两个凸点中心之间的距离，单位是微米（1 微米是千分之一毫米） |
| 芯粒 | 把一颗大芯片拆成几颗小芯片分别制造，再在封装里拼起来，每颗小芯片叫芯粒 |
| 光刻机单次曝光面积 | 光刻机一次能曝光的最大面积，约 26 毫米 × 33 毫米（858 平方毫米）。行业用它的倍数来衡量封装有多大 |
| 翘曲 | 封装受热后像薯片一样弯起来，会导致焊点接触不上 |
一、要解决的问题：基板上的线太粗
一颗芯片底面有成千上万个凸点，靠它们和外界通电、通信号。
如果只把一颗芯片焊到封装基板上，问题不大。基板上的铜线宽度在十微米上下，够用。
但当两颗芯片并排放、彼此要高速通信时，情况就变了。一颗计算芯片和一颗 HBM 之间要连一千多根线，都挤在两颗芯片相邻的那条边上。用十微米级的基板线，这条边上根本排不下。
硅片上的线可以做到 2 微米甚至更细，因为它是用晶圆厂的光刻工艺做出来的。所以思路很自然：芯片之间的连线，交给硅来做。
区别在于用多少硅。
- 台积电 CoWoS-S：在所有芯片底下垫一整块硅中介层。芯片有多大，这块硅就得更大；
- 英特尔 EMIB：只在两颗芯片交界的位置，往基板里埋一小块硅桥。其余地方还是普通基板。
道理就像两座岛之间通车：一种办法是把整片海填平，另一种是只修一座桥。
二、EMIB 的结构：一座桥长什么样
2.1 硅桥本身
硅桥是一块很小、很薄的硅片，上面只有金属连线，没有晶体管。因为没有晶体管，用成熟的老工艺就能做，不占先进产能。
第一代硅桥的典型参数（据行业技术解读）：
| 项目 | 参数 | 说明 |
|---|---|---|
| 厚度 | 小于 75 微米 | 比一张打印纸还薄，这样才能埋进基板表层 |
| 金属层数 | 4 层 | 两层走信号，两层做接地屏蔽，交替排列 |
| 线宽 / 线距 | 2 微米 / 2 微米 | 一根线加一条缝合计 4 微米 |
| 连线密度 | 每毫米约 250 根 | 指芯片交界边上每一毫米能穿过的线数（单层） |
| 硅通孔 | 没有 | 这是第一代的关键特征，后面会讲它带来的问题 |
每毫米 250 根线是什么概念？ 两颗芯片相邻的边如果有 10 毫米长，单层就能过 2,500 根线。普通基板在同样长度上只能过几百根。
2.2 一颗芯片上有两种凸点
这是 EMIB 最特别的地方。
每颗芯片的底面被分成两个区域：
- 靠近邻居的那条边：正下方是硅桥，用细间距凸点，第一代是 55 微米；
- 其余大部分面积：正下方是普通基板，用粗间距的普通焊球，也就是 C4（Controlled Collapse Chip Connection，可控塌陷芯片连接）凸点，间距通常在一百微米上下。
细凸点负责芯片之间的高速信号，粗凸点负责供电和对外的信号。同一颗芯片上同时做两种间距的凸点，并且要一次焊好，这是 EMIB 在工艺上的主要负担之一。
2.3 供电要绕路
第一代硅桥没有硅通孔，是一块“实心”的硅。电没办法从桥的正下方穿上来。
所以硅桥正上方那一小片芯片区域，供电只能从桥的两侧绕过去。桥小的时候问题不大；桥越大、芯片越耗电，绕路带来的电压损失就越明显。这个问题直接催生了后面的 EMIB-T。
三、EMIB 是怎么做出来的
五个步骤里，只有“把桥埋进基板”是特殊工序：
- 做硅桥。在晶圆厂把硅桥做出来，切成小片，磨薄到 75 微米以下；
- 基板开槽。在有机基板的表层挖出一个凹槽，大小刚好放得下硅桥；
- 放桥。把硅桥精确放进凹槽，用胶固定；
- 盖层与打孔。在上面继续叠加绝缘层和铜层，再打孔、镀铜，把硅桥上的焊盘引到基板表面；
- 贴芯片。芯片翻转贴上去，细凸点对准桥、粗凸点对准基板，最后在缝隙里灌胶加固。
EMIB 省钱的地方在第 1 步。硅桥很小，一片晶圆能切出非常多个，边角浪费少。行业报道给出的数字是晶圆利用率约 90%，而大尺寸硅中介层只有约 60%——中介层越大，圆形晶圆的边缘浪费越多。
还有一点：EMIB 不需要“先把芯片放到晶圆上”这一步。CoWoS 名字里的“晶圆上芯片”就是这一步，需要专门的产线和设备。
四、三个版本：区别就在“电怎么送”
4.1 EMIB（标准版）
就是上面讲的结构：硅桥只走信号，供电从两侧绕。2017 年起量产，是三个版本里最成熟的。
4.2 EMIB-M：桥里加电容
M 指的是 MIM（Metal-Insulator-Metal，金属-绝缘层-金属）电容。
芯片高速工作时，用电量会在极短时间内剧烈变化，电压跟着抖动。电容相当于一个紧贴芯片的小水池，电压掉下去时立刻补上。EMIB-M 把电容直接做进硅桥里，离芯片更近，稳压效果更好。
供电路径没变，还是从两侧绕。
4.3 EMIB-T：桥里打通孔
T 指的是 TSV（Through-Silicon Via，硅通孔）。这是变化最大的一版。
EMIB-T 在硅桥上打穿竖直的小孔并填铜，电可以从基板正下方直接穿过硅桥送到芯片，不用再绕路。
为了配合，硅桥内部也变复杂了。据英特尔在 2026 年电子元件与技术会议上的披露：
| 项目 | 标准版 EMIB | EMIB-T |
|---|---|---|
| 金属层数 | 4 层 | 约 10 层（4 层走信号，其余做供电网和电容） |
| 硅通孔 | 没有 | 有 |
| 桥内电容 | 没有 | 有，容量密度约每平方毫米 500 纳法 |
| 直流压降 | 基准 | 减少 68%—80% |
| 供电网络的交流阻抗 | 基准 | 改善 82% 以上 |
为什么非要做这一版？因为 HBM。新一代 HBM 和计算芯片之间的接口更宽、速度更高，接口区域本身就很耗电，而这块区域恰好压在硅桥正上方。供电绕路的老办法撑不住了。
英特尔公布的仿真结果显示，EMIB-T 可以支持下一代 HBM 接口在每秒 12—16 吉比特的速率下保持合格的信号质量。注意这是仿真数据，不是量产实测。
4.4 和 Foveros 组合
Foveros 是英特尔的另一项封装技术，做的是竖着叠：把一颗芯片叠在另一颗上面。
EMIB 管横向，Foveros 管纵向，两者可以用在同一个封装里。英特尔把这种组合叫作“3.5D”。数据中心 GPU（Graphics Processing Unit，图形处理器）Ponte Vecchio 就是这样做的，一个封装里拼了 47 颗芯粒。
五、两个比拼指标：能拼多大，连线多密
5.1 凸点间距
| 凸点间距 | 状态 | 说明 |
|---|---|---|
| 55 微米 | 2017 年起量产 | 第一代 |
| 45 微米 | 已量产 | 第二代，用在至强服务器处理器 Granite Rapids 等产品上 |
| 36/35 微米 | 已在测试芯片上验证 | 凸点密度比 45 微米高约 65% |
| 25 微米 | 测试中 | 测试芯片用了两颗各占满单次曝光面积的大芯片，中间是一块 3 毫米 × 18 毫米的 EMIB-T 硅桥 |
间距缩小到 25 微米以下，瓶颈就不在硅桥了。硅桥上的线可以做得很细，但凸点是焊料做的：间距越小，每个凸点里的焊料越少，稍微偏一点就短路或虚焊。限制因素变成了凸点成形、贴装精度和组装良率。
再往下走，行业的方向是不用焊料、铜对铜直接键合，那是另一类技术。
5.2 封装尺寸
这是 EMIB 最突出的优势。
硅中介层是在晶圆上做的，尺寸受光刻机单次曝光面积限制，要做大就得把几次曝光的图形拼接起来，越大越难、良率越低。
EMIB 没有这个限制。基板是有机材料做的，本来就能做得很大；要拼更多芯片，多埋几座桥就行。
英特尔公开的目标：
- 2026 年：封装面积超过单次曝光面积的 8 倍，约 6,800 平方毫米；
- 2028 年：超过 12 倍，约 10,000 平方毫米，一个封装里放 16 颗以上的 HBM、30 座以上的硅桥。
作为对比，Granite Rapids 的大号版本封装尺寸已经是 70 毫米 × 105 毫米。
六、和 CoWoS 的对比
台积电的 CoWoS 有几个分支。和 EMIB 思路最接近的是 CoWoS-L：它也用小块硅桥，但硅桥是嵌在一层有机中介层里，而不是直接埋进基板。
| 项目 | CoWoS-S | CoWoS-L | EMIB |
|---|---|---|---|
| 细连线由谁提供 | 整块硅中介层 | 嵌在有机中介层里的硅桥 | 埋在封装基板里的硅桥 |
| 有没有中介层 | 有（硅） | 有（有机材料加硅桥） | 没有 |
| 硅的用量 | 最多 | 中等 | 最少 |
| 尺寸上限 | 约 3.3 倍单次曝光面积 | 约 3.5 倍；有报道称已到 5.5 倍，路线图上 2027 年到 9.5 倍 | 目标 8 倍以上 |
| 连线密度 | 整个中介层上都高 | 硅桥处高 | 硅桥处高 |
| 成本 | 最高 | 中等 | 较低 |
| 量产经验 | AI 芯片上经验最多 | AI 芯片主力方案 | 2017 年起量产，但在大型 AI 芯片上经验较少 |
几点说明：
- 成本。有行业报道称 EMIB 的成本比 CoWoS-L 低约一半，但这个数字来自英特尔一方的说法，没有第三方核实，只能当参考；
- 连线密度。CoWoS-S 的硅中介层上到处都能走细线，布线更自由。EMIB 只有桥所在的位置能走细线，芯片设计时必须把所有高速接口排到靠近邻居的那条边上，这对芯片设计方是一条硬约束；
- 不是谁取代谁。台积电自己也在往“省硅”的方向走：CoWoS-L 用硅桥代替整块硅，还在开发用方形面板代替圆形晶圆的方案。两家的方向在靠拢。
6.1 台积电的“类 EMIB”是什么
2026 年 7 月底，多家媒体报道台积电正在开发一种和 EMIB 思路相近的封装，媒体称之为“类 EMIB”（EMIB-like）或“准 EMIB”。这不是一项正式的技术名称，而是外界对一个在研项目的叫法。
报道里能确定的信息只有这些：
- 做什么：用局部硅桥连接相邻芯片，支持更大的多芯片封装，作为 CoWoS 之外的另一条路；
- 和谁做：台湾的载板厂景硕（Kinsus）。载板就是封装基板；
- 进度：还在早期，没有量产时间表。台积电和景硕都没有公开确认过这个项目，名称、结构、规格都没有公布。
它和 CoWoS-L 的区别，关键看两件事：硅桥埋在封装的哪一层，以及由谁来量产。
| 项目 | CoWoS-L | 英特尔 EMIB | 台积电“类 EMIB” |
|---|---|---|---|
| 硅桥在哪一层 | 嵌在一层有机中介层里 | 直接埋进封装基板 | 未公布。从名字和载板厂参与来看，可能更靠近基板 |
| 有没有中介层 | 有 | 没有 | 未公布 |
| 埋桥这一步谁做 | 台积电的封装产线 | 英特尔自己 | 未公布。景硕是只供应基板还是参与工艺开发，报道没有说清 |
表里最后一列有两处“可能”，是根据公开报道做的推断，不是台积电公布的信息。
这件事在技术上说明了一点：把硅桥从中介层下移到基板，被两家都当成做大封装的方向。中介层要在专门的封装产线上做，尺寸和产能都受限制；基板由载板厂做，本来就能做得很大。代价也一样：埋桥的精度和翘曲控制，都会落到基板这一侧。
七、工程难点
EMIB 省了硅，但把难度转移到了基板和组装上。
1. 硅桥要放得准
桥放进凹槽时的位置误差，加上后面叠层、固化过程中的漂移，都会让桥上的焊盘偏离设计位置。凸点间距 45 微米时还有余量，到 25 微米时余量很小。一个封装里有 30 座桥，每一座都得准。
2. 翘曲
硅受热膨胀很少，有机基板膨胀得多。封装做得越大，两者的差异累积越多，整个封装就会弯。英特尔做过 240 毫米 × 240 毫米的超大试验件，结果显示翘曲很严重。这是 EMIB 往 12 倍尺寸走的最大障碍。
3. 高度要齐
硅桥的上表面和基板的上表面要在同一个平面上，否则粗凸点和细凸点没法同时焊好。两颗芯片之间的高度差也要控制。
4. 两种凸点一起做
同一颗芯片上既有粗凸点又有细凸点，制作、测试、焊接的工艺窗口都不一样，要同时照顾。
5. 桥越多，良率越难
每座桥都有一定的失败概率。桥的数量从几座增加到几十座，任何一座出问题，整个封装连同上面所有昂贵的芯片一起报废。有行业报道称 EMIB-T 的良率在 2026 年年中达到约 98%，这同样是未经独立核实的数字。
八、用在了哪些产品上
| 时间 | 产品 | EMIB 的用法 |
|---|---|---|
| 2017 年前后 | Stratix 10（FPGA） | 把主芯片和周边的高速收发芯片连起来，是最早的量产产品 |
| 2018 年 | Kaby Lake-G（笔记本处理器） | 连接独立显卡芯片和它旁边的 HBM |
| 2023 年 | Sapphire Rapids（服务器 CPU） | 一颗处理器拆成 4 块，用硅桥拼回去；带 HBM 的版本也用它连接内存 |
| 2023 年 | Ponte Vecchio（数据中心 GPU） | EMIB 加 Foveros，47 颗芯粒 |
| 2024 年 | Granite Rapids（服务器 CPU） | 第二代，凸点间距 45 微米 |
上面出现的 FPGA（Field-Programmable Gate Array，现场可编程门阵列）是可以重新配置功能的芯片，CPU（Central Processing Unit，中央处理器）是服务器的主处理器。
可以看到，EMIB 过去主要用在英特尔自己的产品上。行业媒体在 2026 年多次报道，有外部的 AI 芯片设计公司正在评估或计划采用 EMIB-T，原因是 CoWoS 产能长期紧张、而 AI 芯片的封装尺寸又越做越大。这些都还是报道层面的信息，是否落地要看实际产品。
九、投资视角：对英特尔、安靠、台积电意味着什么
先说判断：同一项技术，对三家公司的分量完全不同。对英特尔，它是代工业务里最先可能赚钱的一块；对安靠，它是多出来的一个选项，不是主线；对台积电，它是份额上的一道小口子，不是威胁。
下面的股价和估值数据取自 2026 年 10 月 2 日。
9.1 英特尔：代工业务里最先可能赚钱的一块
现状很差。2026 年二季度，英特尔总营收 161.28 亿美元，代工部门亏损 20.89 亿美元。来自外部客户的代工和封测收入只有 2.93 亿美元。公司自报2026 年二季度 10-Q
也就是说，代工部门一个季度亏掉的钱，是外部收入的 7 倍。
管理层给封装业务画的时间表。首席财务官戴维·辛斯纳 8 月 26 日在德意志银行的科技会议上说：公司自报TrendForce 转述，2026-08-31
- EMIB-T 的收入从 2027 年下半年开始爬坡，2028 年成为稳定贡献，2029 年放量；
- 单个客户每年的生意规模可以到“数十亿美元”；
- 先进封装业务的目标是毛利率约 40%、营业利润率约 30%；
- 封装需要的资本投入比晶圆制造少得多。
谁在用。这部分大多是媒体报道，不是公司公告：
| 客户 | 报道内容 | 性质 |
|---|---|---|
| 谷歌(GOOGL) | 第九代 TPU（Tensor Processing Unit，张量处理器）采用 EMIB-T，2027 年下半年量产；2028 年订单超过 300 万颗 | 媒体报道Tom's Hardware |
| 亚马逊(AMZN) | 自研 AI 芯片 Trainium 3 瞄准 EMIB-T | 媒体报道TechTimes，2026-09-11 |
| 联发科 | 双供应商：训练芯片用 CoWoS，推理芯片用 EMIB | 媒体报道TechTimes，2026-09-11 |
| 英伟达(NVDA) | 旗舰训练芯片继续用 CoWoS-L，没有迹象显示要换 | 媒体报道TechTimes，2026-09-11 |
算一笔账。假设 2029 年有两到三个大客户，每家每年贡献 20 亿到 30 亿美元，封装收入就是 40 亿到 90 亿美元。按 30% 的营业利润率，对应 12 亿到 27 亿美元的营业利润。本文推算基于管理层口径
对比一下：代工部门现在一年亏约 80 亿美元。所以封装业务单靠自己填不平代工的亏损，它的意义在别处：
- 它是英特尔代工第一个被外部大客户真正买单的产品；
- 客户先把封装交给英特尔，建立起合作关系，之后才有可能把晶圆制造也交过来。这是管理层真正想要的。
估值。英特尔股价 119.33 美元，市值约 6,270 亿美元，过去 52 周上涨 232%。过去 12 个月亏损 112.9 亿美元，预期市盈率约 71 倍。第三方估算StockAnalysis，2026-10-02
这个价格里已经包含了很多“代工业务会成功”的预期。EMIB 的好消息只是其中一部分，更大的变量是 18A 和 14A 两代晶圆工艺能不能拿到外部客户。
风险：
- 时间。收入要到 2027 年下半年才开始，中间任何一次延期都会被市场放大；
- 技术。翘曲和多桥良率是真问题（见第七章），约 98% 的良率数字没有独立核实；
- 客户会不会回流。客户选 EMIB 的主要原因是 CoWoS 排不上队。台积电的产能缺口在缩小，自己也在做“类 EMIB”，客户有回去的理由；
- 只是第二供应商。最大的客户英伟达没有动。
9.2 安靠：多一个选项，不是主线
安靠和 EMIB 的关系。2025 年 4 月，英特尔和安靠宣布战略合作，由安靠在自己的工厂做 EMIB 组装，地点包括韩国、葡萄牙和在建的美国亚利桑那工厂。这是英特尔第一次把 EMIB 交给外部做。韩国媒体报道，实际落地的是安靠在仁川松岛的 K5 工厂。媒体报道TrendForce，2025-12-01
安靠是一家 OSAT（Outsourced Semiconductor Assembly and Test，外包封装测试厂），也就是专门替别人做封装和测试的公司。
安靠自己的数字：
| 项目 | 数字 | 来源 |
|---|---|---|
| 2026 年二季度营收 | 19.0 亿美元，同比增长 26% | 公司自报二季度财报 |
| 二季度毛利率 | 16.8%（上年同期 12.0%） | 同上 |
| 三季度指引 | 营收 19.5 亿到 20.5 亿美元，毛利率 18.5% 到 19.5% | 同上 |
| 2026 年资本开支 | 25 亿到 30 亿美元 | 同上 |
| 2028 年目标 | 营收约 90 亿美元，毛利率约 17.5%，每股收益约 2.50 美元 | 公司自报投资者日，2026-05-21 |
| 2030 年目标 | 营收 110 亿美元以上，毛利率 22% 以上，每股收益 5 美元以上 | 同上 |
| 亚利桑那工厂 | 总投资约 70 亿美元，2028 年投产，2029 年盈亏平衡，满产后年收入约 10 亿美元 | 同上 |
两点值得注意。
第一，安靠二季度的财报新闻稿里没有提到英特尔，也没有提到 EMIB。EMIB 目前对安靠的收入贡献没有任何公开数字。
第二，安靠是两边都接。它在亚利桑那和台积电合作，投资者日上引用的客户证言来自苹果(AAPL)、台积电和英伟达；同时又替英特尔做 EMIB。所以哪条封装路线赢，对安靠都不是坏事。它吃的是“AI 芯片封装总量变大”这件事。
一个要想清楚的问题：EMIB 的利润留在谁手里。英特尔给封装业务定的毛利率目标是 40%，安靠全公司的毛利率不到 20%。EMIB 里最值钱的两样东西是硅桥和埋桥的基板工艺，安靠承担的是后段的组装。合理的推断是，大部分利润留在英特尔，安靠拿到的是加工费。本文推算基于两家公司毛利率对比
估值。安靠股价 56.02 美元，市值约 139 亿美元，过去 52 周上涨 90%，市盈率约 25 倍，预期市盈率约 21 倍。过去 12 个月自由现金流为负 1.72 亿美元，原因是资本开支很大。第三方估算StockAnalysis，2026-10-02
按公司自己的目标算，现在的股价大约是 2028 年每股收益的 22 倍、2030 年的 11 倍。本文推算股价 ÷ 公司目标每股收益
风险：
- 重资产、低毛利。一年投 25 亿到 30 亿美元，毛利率不到 20%，对产能利用率很敏感；
- 亚利桑那工厂的爬坡期。公司自己说 2027 年到 2028 年会有开办成本压力，2029 年才盈亏平衡；
- EMIB 贡献不明。如果是冲着 EMIB 买安靠，目前没有数字可以验证。
9.3 台积电：份额上的小口子，不是威胁
先看体量。台积电过去 12 个月营收 1,395.7 亿美元，净利润 696.8 亿美元，毛利率约 64%。第三方估算StockAnalysis，2026-10-02
先进封装在 2025 年约占台积电营收的 8%，2026 年预计超过 10%。第三方估算Zacks 分析
EMIB 能抢走的，只是这一成里的一部分。而且有一点容易被忽略：谷歌、亚马逊这些客户即使把封装交给英特尔，芯片本身的晶圆大多还是在台积电做。台积电丢的是封装那一段，不是整颗芯片。
台积电的应对：
- 扩产。CoWoS 月产能预计在 2026 年底达到 11.5 万到 14 万片，2027 年约 17 万片；媒体报道TrendForce，2026-04-16 另有报道称 2027 年至少 20 万片；媒体报道DigiTimes，2026-07-10
- 做同类产品。和景硕合作的“类 EMIB”项目（见 6.1 节）；
- 换赛道。CoPoS（Chip on Panel on Substrate，面板上芯片再上基板）用方形面板代替圆形晶圆，试产线已装机，预计 2028 年到 2029 年量产；
- 放大尺寸。CoWoS-L 的路线图上，2027 年要做到单次曝光面积的 9.5 倍。
也就是说，EMIB 现在最大的两个卖点——有产能、能做大——台积电都在补。
一个有意思的市场反应。7 月 30 日台积电开发“类 EMIB”的消息传出后，台积电当天涨了约 7.6%，英特尔涨了约 13%。媒体报道TechTimes，2026-09-11 市场的读法是：台积电有办法守住客户，同时这也等于承认英特尔的路线是对的。
真正的风险不在收入，在绑定关系。过去几年，CoWoS 是台积电拴住客户的一根绳子：要用最先进的晶圆，就得用它的封装。一旦客户习惯了“晶圆在台积电做、封装另找一家”，这根绳子就松了一点。这不会马上体现在财报上，但会慢慢影响议价能力。
估值。台积电股价 472.78 美元，市值约 2.04 万亿美元，过去 52 周上涨 64%，市盈率约 29 倍，预期市盈率约 20 倍。第三方估算StockAnalysis，2026-10-02
9.4 三家放在一起看
| 项目 | 英特尔 | 安靠 | 台积电 |
|---|---|---|---|
| EMIB 对它是什么 | 代工业务最先可能赚钱的产品 | 多一个加工订单来源 | 封装份额上的一道小口子 |
| 影响有多大 | 大，关系到代工业务的可信度 | 小到中，目前没有公开数字 | 小，封装约占营收一成 |
| 什么时候见分晓 | 2027 年下半年开始有收入，2029 年放量 | 韩国工厂的认证进度；亚利桑那工厂 2028 年投产 | CoWoS 缺口缩小的速度；“类 EMIB”何时有产品 |
| 最大的风险 | 延期、良率、客户回流 | 重资产低毛利，利润大头不在自己手里 | 客户学会把晶圆和封装分开买 |
| 52 周涨幅 | 232% | 90% | 64% |
| 预期市盈率 | 约 71 倍 | 约 21 倍 | 约 20 倍 |
怎么读这张表：
- 英特尔的弹性最大，已经涨得最多，要求也最高。71 倍的预期市盈率意味着封装、18A、14A 几件事都不能出大错；
- 安靠最不挑路线，谁赢它都有活干，但它赚的是加工费，EMIB 这个题材落到它身上的利润有限；
- 台积电受的影响最小。EMIB 改变不了它的基本面，要看的是它用多快的速度把缺口补上。
9.5 接下来盯什么
- 英特尔的外部代工收入。二季度是 2.93 亿美元。这个数字每个季度往哪走，比任何订单传闻都可靠；
- 有没有客户公开确认。目前谷歌、亚马逊的订单都是媒体报道。哪家客户在自己的发布会或财报里点名 EMIB，才算落地；
- 2027 年下半年谷歌第九代 TPU 是否如期量产。这是 EMIB-T 第一个大规模外部产品，延期或换回 CoWoS 都是重大信号；
- 安靠财报里是否开始出现 EMIB。出现并给出数字之前，不要把它算进安靠的估值；
- 台积电 10 月 15 日的财报。看管理层怎么说 CoWoS 的供需缺口，以及会不会正面回应“类 EMIB”；
- 大尺寸封装的翘曲和良率。这是技术上决定 EMIB 能不能做到 12 倍尺寸的关键，目前只有英特尔一方的说法。
一句话总结
- EMIB 的思路：芯片之间需要细线的地方很小，只有相邻的那条边。所以只在那里埋一小块硅，其余用便宜的有机基板；
- 三个版本：标准版只走信号；EMIB-M 加电容稳压；EMIB-T 加硅通孔，让电从正下方直接送上来，是为新一代 HBM 准备的；
- 最大的优势：省硅、封装能做得很大，目标是单次曝光面积的 8 倍到 12 倍；
- 最大的难点：硅桥放置精度、大尺寸封装的翘曲、几十座桥叠加后的良率；
- 和 CoWoS 的关系：CoWoS-S 是“整片填平”，EMIB 是“只修桥”，CoWoS-L 介于两者之间。两条路线正在靠拢；
- 投资上：对英特尔分量最重、预期也最满；对安靠是加工订单，利润有限；对台积电影响最小。真正要盯的是英特尔每个季度的外部代工收入，以及有没有客户公开确认。
想了解先进封装各种技术的原理，可以接着看《芯片进入“拼积木”时代：先进封装技术原理，一篇讲透》。
资料来源：英特尔 EMIB 技术说明；英特尔在 2026 年电子元件与技术会议上的披露及相关行业解读；SemiWiki 对 EMIB 硅桥结构的技术分析；Tom's Hardware、TrendForce、DigiTimes 等行业媒体 2026 年的相关报道。The Information 及 TrendForce、财联社等媒体 2026 年 7 月底关于台积电“类 EMIB”项目的报道。第九章的财务数据来自英特尔 2026 年二季度 10-Q、安靠 2026 年二季度财报和 2026 年 5 月投资者日材料，估值数据来自 StockAnalysis（2026 年 10 月 2 日）。文中的成本对比、良率数字、“类 EMIB”项目信息和客户订单信息均来自报道，未经独立核实。
本文仅为研究和信息分享，不构成任何投资建议。
